در حال حاضر تراشه‌های پیشرفته مخصوص اسمارت‌فون‌ها با استفاده از فرآیند 7 نانومتری تولید می‌شوند. کاهش مقیاس رقمی فرآیند تولید به‌معنای افزایش تعداد ترانزیستورهای تعبیه شده درون یک تراشه خواهد بود. برای مقایسه جالب است بدانید که تراشه 7 نانومتری اسنپ‌دراگون 855 در مقایسه با نمونه 10 نانومتری اسنپ‌دراگون 835 از توان پردازشی بالاتر و مصرف انرژی پایین‌تری برخوردار است. با آغاز عرضه گوشی‌های مجهز به تراشه‌های 5 نانومتری (در سریع‌ترین سناریوی ممکن احتمالا تا اواسط سال آینده)، این چیپست‌ها از توان پردازشی و بهره‌وری انرژی بالاتر نسبت به تراشه‌های 7 نانومتری کنونی بهره خواهند برد.
ما احتمالا در حال نزدیک شدن به مراحل پایانی قانون مور هستیم. این قانون در واقع همان مشاهدات گوردن مور؛ مدیرعامل اسبق شرکت اینتل است. آقای مور خاطرنشان کرده که تعداد ترانزیستورهای به‌کارگیری شده در یک مدار یکپارچه (IC) هر 2 سال یک‌بار 2 برابر خواهد شد. وی پیش‌تر و در سال 1965 اعلام کرد که تعداد ترانزیستورهای موجود در IC، هر ساله به روند رشد 2 برابری خود ادامه خواهد داد. پس از گذشت یک دهه، آقای مور در دیدگاه خود تجدیدنظر کرده و تعریف فعلی را ارایه نموده است. به منظور دستیابی به درک ذهنی مناسب‌تر از موضوع، جالب است بدانید که تراشه‌های 5 نانومتری، 171.3 میلیون ترانزیستور را در هر میلی‌متر مربع از فضای داخلی خود جای خواهند داد. به گفته وب‌سایت AnandTech، کمپانی تایوانی تولیدکننده نیمه‌هادی با نام TSMC که در واقع مسئولیت تولید تراشه‌های طراحی شده توسط اپل، کوالکام، هواوی و سایر شرکت‌ها را بر عهده دارد؛ چرخه توسعه فرآیند 3 نانومتری را آغاز نموده است.
“فرآیند توسعه فناوری 3 نانومتری به‌خوبی جلو می‌رود و ما اکنون در زمینه تعریف این فناوری با مشتریان اولیه خود در حال تعامل هستیم. انتظار می‌رود که فناوری 3 نانومتری در توسعه هرچه بیشتر موقعیت برتر ما طی زمان‌های آینده موثر باشد. C.C.Wei؛ مدیرعامل و رئیس کمپانی TSMC”
از آن‌جا که تا موعد عرضه تراشه‌های 5 نانومتری هنوز بین 12 تا 18 ماه زمان باقی‌مانده است؛ لذا TSMC مایل به بحث پیرامون مزایای فناوری 3 نانومتری نسبت به 5 نانومتری نیست. اما این کمپانی اعلام کرده که کلیه گزینه‌های ساختاری ممکن برای ترانزیستورها و مشتریان خود را بررسی نموده و معتقد است که ایده نهایی شرکت، پاسخگوی نیازمندی‌های کلیه مشتریان TSMC خواهد بود. این تولیدکننده تراشه خاطرنشان می‌کند که لیتوگرافی 3 نانومتری، فناوری کاملا جدیدی است و صرفا نسخه ارتقایافته فرآیند 5 نانومتری به‌شمار نمی‌رود.
در ماه مه سال 2018، سامسونگ از نقشه راه خود برای حرکت به سوی فرآیند 3 نانومتری رونمایی کرد و از آغاز تولید این تراشه‌ها تا سال 2022 خبر داد. سامسونگ با معرفی فرآیند 3 نانومتری به استفاده از فناوری FinFET خود پایان خواهد داد و از الگوی طراحی (Gate-All-Around (GAA خود رونمایی خواهد کرد. این فناوری امکان قرارگیری ترانزیستورها در پشته‌های عمودی را فراهم می‌کند؛ در حالی‌که پیش‌تر، ترانزیستورها صرفا از آرایش خطی استفاده می‌کردند.
آیا قانون مور کماکان به روال دوران پیش از فرآیند 3 نانومتری ادامه خواهد داد؟ این پرسشی است که پاسخ‌گویی به آن در مقطع زمانی فعلی امکان‌پذیر نیست.
نوشته اظهارات مقامات کمپانی TSMC در خصوص ساخت تراشه‌هایی با توان پردازشی بالاتر اولین بار در اخبار تکنولوژی و فناوری پدیدار شد.
